如何在系统 Verilog 中使用移位运算符编写零件选择表达式？
给定一个内存字
logic [0:8] memword;
如何在移位运算符中编写部分选择表达式 memword[i:j]？如果不使用移位运算符，您能建议其他表达式吗？
i 和 j 可以是任意索引表达式。我们将此内存字分配给另一个具有 |ij| 宽度的内存字。
考虑从左到右和从右到左的索引。
用例：为部分选择编写替代语句以进行编译器相关的优化
该内存可以在程序的任何地方使用
always @(posedge clk) begin
if (memword[i:j]) begin
mem2 = memword[i:j];
end
end
主要用途是消除部分选择。