AMD 发布了其芯片组的框图,例如:
它们始终包含 CPU 和芯片组之间的显式链接(上图中的 PCIe 4.0 x4)和“4x 芯片组下行链路”。关键是,两者都是同一件事。那么,为什么将它们列为单独的通道组,更令人困惑的是,“4x 芯片组下行链路”位于 CPU 的左侧,好像它要形成外部接口而不是连接到芯片组?我知道 AMD 架构有点特殊,因为与 Intel DMI 不同,这些通道被视为通用通道,并且允许将它们用于除 CPU 芯片组链接之外的其他配置,但这仍然无法解释为什么这些图表将它们列出两次,错误地暗示它们是两个不同的 4x 组,而事实并非如此。这种惯例在不同的 AMD 芯片组中是一致的,因此以这种方式描述事物一定有某种原因。你能向我解释一下吗?