AMD 发布了其芯片组的框图，例如：
它们始终包含 CPU 和芯片组之间的显式链接（上图中的 PCIe 4.0 x4）和“4x 芯片组下行链路”。关键是，两者都是同一件事。那么，为什么将它们列为单独的通道组，更令人困惑的是，“4x 芯片组下行链路”位于 CPU 的左侧，好像它要形成外部接口而不是连接到芯片组？我知道 AMD 架构有点特殊，因为与 Intel DMI 不同，这些通道被视为通用通道，并且允许将它们用于除 CPU 芯片组链接之外的其他配置，但这仍然无法解释为什么这些图表将它们列出两次，错误地暗示它们是两个不同的 4x 组，而事实并非如此。这种惯例在不同的 AMD 芯片组中是一致的，因此以这种方式描述事物一定有某种原因。你能向我解释一下吗？
CPU 左侧的橙色块表示直接从 CPU 插槽提供的通信通道（给出的示例是 AM4）。右侧的一组块描述了芯片组提供的通信通道。
最好将这些图表视为共享同一图像的一对独立图表。左侧部分是“没有芯片组您可以拥有什么”，右侧部分是“此芯片组为您提供的额外通道”
请注意，芯片组下行链路通道的第二个标签位于连接 CPU 和芯片组的线上方，表明它消耗这些通道而不是提供它们。
图像底部的文字是组合 CPU 和芯片组的总可用通信通道摘要