问题[makefile](coding)

我可能用错了术语，所以请随时纠正我。我们一段时间以来一直在滥用 make 进行大量构建。99% 的时间都是使用虚假目标。我们有 docker build 项目，我们为每个版本化的 docker 文件调用 docker build。文件结构看起来像这样：

6/Dockerfile
8/Dockerfile

获取项目中的 docker 文件列表很容易。

DOCKERFILES:=$(wildcard */Dockerfile)

目前我们正在使用这种方法来构建docker文件：

.PHONY: all
all: lint init build-images
.PHONY: lint
lint:
    $(foreach image, $(DOCKERFILES),$(call dockerLint,$(image),$(_DOCKER_BUILD_ARCH)))

.PHONY: init
init:
    $(foreach image, $(DOCKERFILES),$(call initVariablesForImage,$(image)))

.PHONY: build-images
build-images:
    $(foreach image, $(DOCKERFILES),$(call dockerBuildPush,$(image),$(_DOCKER_BUILD_ARCH)))

但是，为了更好地理解 make 并避免 foreach，是否可以定义与 Dockerfile 匹配的多个规则并运行相关配方？我使用单个规则取得了一些成功，但一旦我尝试执行多个配方，它就会失败。

.PHONY: test
test: $(DOCKERFILES)

$(DOCKERFILES):*
    $(info ***** build $@)

输出结果如下：

***** build 6/Dockerfile
***** build 8/Dockerfile

我预计这种方法是错误的，因为当我尝试引入其他目标时，我会收到覆盖警告或循环引用：

warning: overriding commands for target `8/Dockerfile'
warning: ignoring old commands for target `8/Dockerfile'

...

make: Circular 6/Dockerfile <- 6/Dockerfile dependency dropped.
make: Circular 7/Dockerfile <- 7/Dockerfile dependency dropped.
make: Circular 8/Dockerfile <- 8/Dockerfile dependency dropped.

我想停下来看看我想要实现的目标是否可行。我们现有的方案是可行的，但探索替代方案以查看我们能否提出更清晰的实现方案会更好。

请向我解释一下此行 make 的作用（该subst部分）？

TRACK_CFLAGS = $(CC):$(subst ','\'',$(ALL_CFLAGS)):$(USE_GETTEXT_SCHEME)

我认为应该用 \' 替换单引号字符。

我有一个名为的目录markdown，其中包含.md文件和其他子目录。我想为每个 md 文件生成一个相应的 html 文件。

该 makefile 可以工作，但是它需要一个单独的构建目录：

SOURCES = $(shell find ./markdown -name "*.md")
HTML = $(patsubst ./markdown/%.md,./build/%.html,$(SOURCES))

all: $(HTML)

build/%.html: markdown/%.md
    @echo -e "Convert markdown file [$<] to html [$@]."

我只想在markdown目录的父级（即项目的根目录）中构建，所以我想要：

./index.html
./foo/bar/hum/another.html
./markdown/index.md
./markdown/foo/bar/hum/another.md

我希望能够删除两个“build/”，因此更改后的行将显示为：

HTML = $(patsubst ./markdown/%.md,./%.html,$(SOURCES))

和

%.html: markdown/%.md

这适用于顶层文件（./markdown/index.md），但适用于其他任何文件（例如./markdown/foo/bar/hum/another.md）。为什么会这样？

这是我的 Makefile：

# the issue seems to be the "." in the filename, since
# if NAME = test7 the desired result is achieved!
# although, when I check the [4.9 Special Built-in Target Names][1]
# section of the GNU make command, there is nothing mentioned
# about this?

NAME        =   .test7

$(NAME):
    @echo Making $(NAME)...
    @touch $(NAME)
    @echo Done.

hello:
    @echo Hello :\)

all: $(NAME)
    @:

clean fclean:
    rm -r $(NAME)

re: fclean all
    @:

.PHONY: all clean fclean re

如果我只是简单地第一次运行 make，或者此后多次运行，就会显示以下输出：

Hello :)

即使第一条规则是 $(NAME)，它也会被忽略，因为它的值以“.”开头，如 NAME = .test7 ？

这是预期的行为吗？

我找到了GNU make 文档的4.9 特殊内置目标名称部分，但其中没有提到这方面的内容？

但是，如果我有 NAME = test7（开头没有“。”），那么在第一次运行时我将获得预期的结果：

Making .test7...
Done.

经过多次尝试后，只需运行 make，正确的输出如下所示：

make: '.test7' is up to date.

有什么建议吗？也许，修复此 .test7 目标，使其像 NAME = test7 的情况一样运行？

上述问题的解决方案似乎是：

生成文件：

NAME        =   .test7

.DEFAULT_GOAL := $(NAME)

$(NAME):
    @echo Making $(NAME)...
    @touch $(NAME)
    @echo Done.

hello:
    @echo Hello :\)

all: $(NAME)

clean fclean:
    rm -r $(NAME)

re: fclean all
    @:

.PHONY: all clean fclean re default_target

第一次运行make时将输出：

Making .test7...
Done.

而在后续运行中将输出：

make: '.test7' is up to date.

现在make all将输出：

make: Nothing to be done for 'all'.

感谢所有发表评论的人！:)

我有一个头文件列表，我想使用 Makefile 一次性编译它们。但是，其中一些文件在汇编中具有外部定义的函数。如果是这种情况，则.s目录中有一个同名（但扩展名为）的文件./asm。例如，如果./r1.hpp需要将汇编文件链接到其中，则也会有./asm/r1.s。因此，我想出了以下 Makefile：

CXXFLAGS := @compile_flags.txt

SRC_FILE:= ./test.cpp
HDR_DIRS:= $(wildcard ./v[0-9]*)

.PHONY: help clean $(HDR_DIRS)

.DEFAULT_GOAL := help

help:
    @echo "Please specify a target to run."

%.o: %.s
    as $< -o $@

# rule 1
%.out: %.hpp ./asm/%.o $(SRC_FILE)
    g++ $(CXXFLAGS) $(SRC_FILE) $(word 2, $^) -o $@ -I. -include $<

# rule 2
%.out: %.hpp $(SRC_FILE)
    g++ $(CXXFLAGS) $(SRC_FILE) -o $@ -I. -include $<


$(HDR_DIRS): %:
    $(MAKE) $(patsubst %.hpp,%.out,$(wildcard $@/r[0-9]*.hpp))

clean:
    @if [ -z "$(DIR)" ]; then \
        echo "Error: DIR is not specified. Please set DIR to the target directory."; \
        exit 1; \
    fi; \
    echo "Cleaning files in $(DIR) ..."
    @rm -f $(DIR)/*.out $(DIR)/asm/*.o

在这里，如果可能的话，我希望rule1应用，rule2如果没有相应的程序集文件（意味着该.s文件不需要链接它）。但是，rule2无论我尝试什么，总是被调用。我设法让它工作的唯一方法是将其更改.out为rule1，.obj但我需要相同的扩展名才能进行进一步处理。我还希望将.s文件作为依赖项进行跟踪，因为它们可以更改，然后需要重新编译文件。

我怎样才能实现这个目标？

注意：我也尝试过使用条件依赖性：

%.out: %.hpp $(wildcard $(patsubst %.hpp,%.s,$(dir $<)asm/$(notdir $<)))
    @echo $(word 2, $^)

但是这个通配符总是扩展为空字符串，我不明白为什么。

版本为： GNU Make 4.4.1.

我有一个简单的 make 文件：

CC=gcc

output.exe: main.o
    $(CC) main.o -o output.exe

main.o: main.cpp
    $(CC) -c main.cpp -o main.o

clean:
    rm *.o

当我跑步的时候

make clean

我得到下一个输出和错误：

rm *.o
process_begin: CreateProcess(NULL, ls, ...) failed.
make (e=2): The system cannot find the file specified.
make: *** [Makefile:10: clean] Error 2

注意！当我运行一个简单的make命令时：

make

我没有收到任何错误并且一切运行顺利。

这个错误是怎么回事？

考虑一个makefile多行项目：

define ITEM
line $$ONE
line $$TWO
endef

item:
  echo '$(ITEM)' | ... > $@

问题是，随着 ITEM 变得复杂，当我回显该项目时，我面临出现引用错误和其他问题的风险。

我还可以运行导出：

export ITEM
item:
  print "%s\n" '$${ITEM}' | ...

但我不确定是否会有同样的错误。

是否有一些 make 函数可以将变量的内容直接注入到 shell 中，就像它被发送到一样/dev/stdin？

# e.g. something like:
$(info $ITEM) | ...

我知道我可以将值直接写入文件，然后通过 shell 进行处理。但如果能够将其直接写入管道，则会缩短这一过程。

• 这将有一系列的命令，或引入如下要求sponge
• 这也可能导致我不得不从简单的事情转向envsubst更重的事情，例如sed允许就地修改（以避免安装海绵）

我还了解我可以将值导出到所有子 shell：

• 如果我的扩展包含在递归 make 项目中，或者包含大量导出开销的 make 项目中，则可能会出现问题（例如，在启用parameter?=vars时默认为 env 值会引入大量开销）.SECONDEXPANSION
• 尤其是，导出过多可能会破坏zshmake 的 tab 补全性能，而这是 mac 用户的一项软性要求

但我没有证据证明出口echo "$$ITEM"或print("%s/\n") "$$ITEM"会有适当的逃逸。所以我必须测试它。

什么不是“方法”，而是实现这一目标的最佳实践？

如果答案是：使用$(file ..)，并从那里修改文件，那就这样吧；只是想确保这是最佳的。

我有一个 Makefile，它有两个变量：

SOURCE_DIR := ./source
BUILD_DIR := ./build
C_FILES := $(shell find $(SOURCE_DIR) -name '*.c')
BIN_FILES := $(patsubst $(SOURCE_DIR)%.c,$(BUILD_DIR)%, $(C_FILES))

$(C_FILES)和都是$(BIN_FILES)两个字符串。一个是所有现有文件的路径，.c用空格分隔，另一个是所有相应的可执行文件的字符串（没有扩展名且尚未生成）

我的下一步计划是编写一条规则，使用 C_FILES 中相应的“元素”为 BIN_FILES 中的每个“元素”构建一个二进制文件。但是，我对 Make 还很陌生，我仍然无法弄清楚如何编写一条可以迭代一对变量的规则。

我试过：

$(BIN_FILES): %:%.c
    cc $< -o $@
all: $(BIN_FILES)

但是当我运行时，make all它一直坚持认为这build/ch01/hello.c是有道理的，因为它正在寻找./build/...类似的模式。我如何让先决条件模式make查找s./ource/...，同时在./build/..

任何关于使用变量生成和调用规则的帮助$(BIN_FILES)都$(C_FILES)将非常感激。

我正在尝试通过 Makefile 将多个文件从一个目录复制到另一个目录。

但这不起作用......

SHELL=/bin/bash
copy:
     @cp /dir1/dir2/{file1,file2} /dir3/

输出：

cp: /dir1/dir2/{file1,file2}: No such file or directory
*** Error code 1

Stop.
make: stopped in /dir1/dir2

一次指定一个文件是可行的

SHELL=/bin/bash
copy:
     @cp /dir1/dir2/file1 /dir3/
     @cp /dir1/dir2/file2 /dir3/

该问题特定于 freebsd make ( /usr/bin/make)，并且相同的 Makefile 可在 freebsd 上与 gmake 一起使用 ( /usr/local/bin/gmake)。

那么，我可以假设 freebsd make 不理解路径中的括号语法吗？我可以根据 freebsd make 语法进行任何调整来更正 Makefile 吗？

由于两个目标各自具有特定的先决条件，并且只有一个命令来构建它们，因此我们可以使用此 makefile

a.target: a.req
    build_a_and_b

b.target: b.req
    build_a_and_b

但是如果需要构建 2 个目标，则该命令将运行两次。

我发现在最近的 make 中存在分组目标，其中考虑到生成多个目标的命令：

a.target b.target &: a.src b.src
    build_a_and_b

这解决了上述问题，但引入了新的异常：如果没有目标是过时的，但a.src比 更新，则b.target命令会按不应运行的方式运行，因为b.target仅依赖于b.src。当然，在切换 a 和 b 角色时也存在相同的错误。

当目标比其自身的源旧时，如何才能仅执行一次命令？