Quando executo a lista hardware lshw -class network, mostra:
product: 82599 10 Gigabit Dual Port Network Connection
size: 10Gbit/s
capacity: 10Gbit/s
width: 32 bits
clock: 33MHz
Vamos supor que estamos usando um PCI ex 2.0 .x8então pode-se pensar na capacidade como sendo: 32 (width) * 33 * 10^6 (clock) * 8 (.x8)mas então me daria apenas 8 Gbps (32 * 33 * 10^6 * 8)/1000^3, o que estou perdendo aqui?
Ele usa o PCIeX 2.0 e, até onde eu sei , teoricamente pode fornecer 500 MBps por faixa .
Como o barramento PCIeX 2.0 pode entregar mais do que o clock da NIC mostrado por lshw?
O clock de 33 MHz é apenas um clock de referência que é usado como entrada para multiplicadores de clock de loop de bloqueio de fase no chip. Um PLL pode produzir frequências que são grandes multiplicações da frequência de entrada. Por exemplo, todas as CPUs modernas e rápidas são sincronizadas com uma frequência externa muito menor (normalmente ~100 MHz) do que a frequência interna (vários GHz).